Verilog-AMS是Verilog硬件描述语言的一个衍生。它包含了模拟和混合信号扩展模块,以实现对于模拟电路和混合信号系统行为的描述。它扩展了Verilog、SystemVerilog等的事件驱动仿真器的回路,通过使用一个连续时间仿真器,可以在模拟域(analog-domain)上求解微分方程。模拟事件可以触发数字行为,反之亦可。[1]
- ^ Scheduling semantics are specified in the Verilog/AMS Language Reference Manual, section 8.
|
---|
| 概念 | | |
---|
| 硬件描述语言 | |
---|
| 公司 | |
---|
| 產品 | 硬件 |
- iCE (FPGA)
- Stratix
- Virtex (FPGA)
|
---|
| 軟件 | |
---|
| IP | 專有 | |
---|
| 開源 |
- Java最佳化處理器
- LatticeMico32
- OpenCores
- OpenRISC
- RISC-V
- Zet (hardware)
|
---|
|
---|
|
---|
|